VXLAN 동작 원리

VXLAN 동작 원리 An architecture diagram generated by Archify. Pod A · 10.244.1.5 · Node 1 (10.0.1.10) Pod A 10.244.1.5 vxlan.calico · VTEP · Node 1 (10.0.1.10) vxlan.calico VTEP eth0 · 10.0.1.10 · Node 1 (10.0.1.10) eth0 10.0.1.10 eth0 · 10.0.1.11 · Node 2 (10.0.1.11) eth0 10.0.1.11 vxlan.calico · VTEP · Node 2 (10.0.1.11) vxlan.calico VTEP Pod B · 10.244.2.8 · Node 2 (10.0.1.11) Pod B 10.244.2.8 원본 패킷 UDP 캡슐화 UDP 4789 · VNI 4096 UDP 디캡슐화 원본 패킷 Node 1 (10.0.1.10) Node 2 (10.0.1.11) Legend Pod (워크로드) VTEP (캡슐화/디캡슐화) eth0 (물리 인터페이스)

VXLAN 캡슐화

  • • Layer 2 프레임을 UDP 패킷으로 캡슐화 (기본 포트 UDP 4789)
  • • VNI 4096 (Calico 기본값)
  • • 오버헤드 50 bytes → 권장 Pod MTU 1450 bytes